Deutsch
Aktuelle Sprache:Deutsch
  1. English
  2. Deutsch
  3. Français
  4. русский
  5. 한국의
  6. Italia
  7. Nederland
  8. español
  9. Português
  10. Magyarország
  11. Dansk
  12. Ελλάδα
  13. polski
  14. Pilipino
  15. Čeština
  16. हिंदी
  17. Tiếng Việt
  18. Melayu
  19. Maori
  20. Svenska
  21. Suomi
  22. Україна
  23. românesc
  24. Slovenija
  25. Eesti Vabariik
  26. Latviešu
  27. עִבְרִית
  28. Indonesia
Warme Spitzen:Wenn die aktuelle Landsprache nicht verfügbar ist, nutzen Sie bitte das englische Formular online-anfrage, um ein genaueres Zitat zu erhalten
Sich anmelden
Meine Anfrage:0
Teil-Nr. Hersteller Anzahl
RFQ
Stornieren

Verwenden Sie USB oder PCIe, um ICs am Fab oder Backend zu testen

Nov 08,2021
Advantest Link_Scale_USB_030

USB-Version.

"Viele der heutigen komplexen SOCS, Mikroprozessoren, Grafikprozessoren und AI-Beschleunigten verfügen über Hochgeschwindigkeits-digitale Schnittstellen wie USB oder PCIe.," Laut der Gesellschaft. "Die Link-Skala-Karten verwenden diese Schnittstellen zur schnellen Übertragung von Funktions- und Scan-Testgehalt, der Erhöhung der Testabdeckung und des Durchsatzes gleichzeitig."


Die Verwendung von USB oder PCIe, um mit einem Geräteuntersuchungs-Test zu kommunizieren, der für die Verwendung dieser Schnittstelle im Endverbrauch entwickelt wird, kann das Gerät in seinem normalen Betriebsmodus unter Verwendung ähnlicher Firmware und Treiber wie in der Zielanwendung getestet werden.



Advantest Link_Scale_PCIe boardPCIe-Version.

Die Karten ermöglichen es auch, Debug-Werkzeuge wie Lauterbachs Trace32 zu verwenden, um eingesetzt zu werden, sagte toftest. Auch "Pre-Silicon-Funktionstests können jetzt wiederverwendet werden, wobei der PSS [tragbare Test- und Stimulus-Standard] verwendet wird, der von den großen EDA-Tools unterstützt wird". Und "Die neuen Karten bieten eine anpassbare Umgebung für die Host-Software, die auf den Karten ausgeführt werden soll, wodurch ein realer Anwendungstest mit einem vollständigen Software-Stack auf dem V93000-System ausgeführt wird.

Austausch von Testdaten zwischen verschiedenen Umgebungen, z. B. Wafersort, Endtest und Systemstufen-Test, können Benutzern dabei helfen, bekannte-good-the-Strategien für Diagrine in 2.5D- oder 3D-Multi-Chip-Paketen festzulegen.

Sie sollen im ersten Quartal 2022 allgemein verfügbar sein.